LPC1752 ARM 32-bitowa płytka rozwojowa 64 KB SRAM z hostem Ethernet / USB 2.0

LPC1752 32-bitowy MCM ARM Cortex-M3 do 512 kB flash i 64 kB SRAM z Ethernetem, USB 2.0 Host / Device / OTG, CAN

1. Opis ogólny

LPC1758 / 56/54/52/51 to mikrokontrolery oparte na ARM Cortex-M3 do wbudowania
aplikacje charakteryzujące się wysokim poziomem integracji i niskim zużyciem energii. Ramię
Cortex-M3 to rdzeń następnej generacji, który oferuje ulepszenia systemowe, takie jak ulepszone
funkcje debugowania i wyższy poziom integracji bloku wsparcia.
LPC1758 / 56/54/52/51 działają na częstotliwościach procesora do 100 MHz. Ramię
Procesor Cortex-M3 wykorzystuje potrójny potok i wykorzystuje architekturę Harvardu
oddzielić lokalne szyny instrukcji i danych, a także trzecią magistralę dla urządzeń peryferyjnych. Ramię
Procesor Cortex-M3 zawiera również wewnętrzną jednostkę pobierania wstępnego, która obsługuje funkcje spekulacyjne
rozgałęzienia.
Obwód uzupełniający LPC1758 / 56/54/52/51 obejmuje do 512 kB błysku
pamięć, do 64 KB pamięci danych, Ethernet MAC, interfejs USB Device / Host / OTG,
8-kanałowy sterownik ogólnego przeznaczenia DMA, 4 UART, 2 kanały CAN, 2 kontrolery SSP,
Interfejs SPI, 3 I
2
Interfejsy C-bus, 2-wejściowe i 2-wyjściowe I
2
Interfejs S-bus, 6 kanałów
12-bitowy ADC, 10-bitowy przetwornik cyfrowo-analogowy, sterowanie silnikiem PWM, interfejs kwadraturowego enkodera, 4 ogólne
timery specjalne, 6-wyjściowy PWM ogólnego przeznaczenia, ultra-niski pobór mocy zegar czasu rzeczywistego (RTC)
z osobnym zasilaniem bateryjnym i do 52 szpilek I / O ogólnego zastosowania

2. Funkcje

Procesor ARM Cortex-M3, działający z częstotliwościami do 100 MHz. Pamięć
Jednostka ochrony (MPU) obsługująca osiem regionów jest uwzględniona.
ja
ARM Cortex-M3 wbudowany kontroler zagnieżdżania Vectored Vectored (NVIC).
ja
Do 512 kB pamięci programowania w trybie flashowania. Zaawansowany akcelerator pamięci flash
umożliwia szybką pracę 100 MHz przy zerowych stanach oczekiwania.
ja
Programowanie w systemie (ISP) i programowanie w aplikacji (IAP) za pomocą układu scalonego
oprogramowanie bootloader.
ja
SRAM na chipie zawiera:
N
Do 32 kB pamięci SRAM na procesorze z lokalną magistralą kodu / magistralą danych zapewniającą wysoką wydajność
Dostęp do procesora.
N
Dwa / jeden blok SRAM 16 kB z oddzielnymi ścieżkami dostępu dla większej przepustowości.
Te bloki SRAM mogą być używane tylko dla Ethernetu (tylko LPC1758), USB i DMA
pamięć, a także instrukcje ogólnego przeznaczenia i przechowywanie danych w CPU.
ja
Osiem kanałowy kontroler DMA ogólnego przeznaczenia (GPDMA) na wielowarstwowej AHB
macierz, która może być używana z SSP, I
2
S-bus, UART, analogowo-cyfrowy i
Urządzenia peryferyjne konwertera cyfrowo-analogowego, sygnały dopasowania czasowego i dla
transfery pamięci do pamięci.